



Національний технічний університет України
«Київський політехнічний інститут імені Ігоря Сікорського»

Факультет інформатики та обчислювальної техніки
Кафедра обчислювальної техніки

Цифрова схемотехніка

Лабораторна робота №5

«Комбінаційні пристрої. Типові вузли комп'ютера»

Виконав: студент 2 курсу ФІОТ, гр. ІО-41

Давидчук А. М.

Залікова книжка № 4106

Перевірив: *Нікольський С. С.*

Тема: «Комбінаційні пристрої. Типові вузли комп'ютера».

Хід роботи

Мій номер залікової книжки: 4106, що у двійковому вигляді є 0001 0000 0000 1010. Звідси $h_7 = 0, h_6 = 0, h_5 = 0, h_4 = 1, h_3 = 0, h_2 = 1, h_1 = 0$. Звідси маю реалізувати дешифратор для семисегментного індикатора:



Рис. 1: Семисегментний індикатор

Активний рівень сигналу включення сегмента – логічний «0». Тобто для засвічення сегмента a на його вході має бути логічний нуль, а для вимкнення певного сегмента – логічна одиниця. На цій основі побудовано таблицю істинності для функцій a, b, c, d, e, f, g для всіх значень 4-розрядного двійкового числа $x_4x_3x_2x_1$:

x_4	x_3	x_2	x_1	a	b	c	d	e	f	g
0	0	0	0	0	0	0	0	0	0	1
0	0	0	1	1	0	0	1	1	1	1
0	0	1	0	0	0	1	0	0	1	0
0	0	1	1	0	0	0	0	1	1	0
0	1	0	0	1	0	0	1	1	0	0
0	1	0	1	0	1	0	0	1	0	0
0	1	1	0	0	1	0	0	0	0	0
0	1	1	1	0	0	0	1	1	1	1
1	0	0	0	0	0	0	0	0	0	0
1	0	0	1	0	0	0	0	1	0	0
1	0	1	0	0	0	0	1	0	0	0
1	0	1	1	1	1	0	0	0	0	0
1	1	0	0	0	1	1	0	0	0	1
1	1	0	1	1	0	0	0	0	1	0
1	1	1	0	0	1	1	0	0	0	0
1	1	1	1	0	1	1	1	0	0	0

Табл. 1: Таблиця істинності дешифратора семисегментного індикатора при активному логічному 0

Далі потрібно мінімізувати всі функції a, b, c, d, e, f, g за допомогою діаграм Вейча. Для якісної мінімізації варто розглянути як КНФ, так і ДНФ, а потім обрати форму з найменшою кількістю термів. Результати мінімізації показали, що для функцій a, b, c, d, e, f вигідно взяти МКНФ, а для g – МДНФ. Відповідні діаграми Вейча:




Рис. 2: Діаграми Вейча для функцій керування сегментами семисегментного індикатора

Отримані мінімізовані функції мають вигляд:

$$a = (x_4 \vee \overline{x_3} \vee \overline{x_1})(x_4 \vee \overline{x_2})(\overline{x_4} \vee x_3 \vee x_2)(\overline{x_4} \vee x_1)(x_3 \vee x_1)(\overline{x_3} \vee \overline{x_2})$$

$$b = (x_4 \vee x_3)(x_4 \vee x_2 \vee x_1)(x_4 \vee \overline{x_2} \vee \overline{x_1})(\overline{x_4} \vee x_2 \vee \overline{x_1})(x_3 \vee x_1)$$

$$c = (x_4 \vee \overline{x_3})(x_4 \vee \overline{x_1})(\overline{x_4} \vee x_3)(x_3 \vee x_2)(x_2 \vee \overline{x_1})$$

$$d = (x_4 \vee x_3 \vee x_1)(\overline{x_4} \vee x_2)(x_3 \vee \overline{x_2} \vee \overline{x_1})(\overline{x_3} \vee x_2 \vee \overline{x_1})(\overline{x_3} \vee \overline{x_2} \vee x_1)$$

$$e = (\overline{x_4} \vee \overline{x_3})(\overline{x_4} \vee \overline{x_2})(x_3 \vee x_1)(\overline{x_2} \vee x_1)$$

$$f = (x_4 \vee \overline{x_3} \vee x_2)(\overline{x_4} \vee x_3)(\overline{x_4} \vee \overline{x_2})(\overline{x_3} \vee x_1)(x_2 \vee x_1)$$

$$g = \overline{x_4} \overline{x_3} \overline{x_2} \vee \overline{x_4} x_3 x_2 x_1 \vee x_4 x_3 \overline{x_2} \overline{x_1}$$

Тепер запишемо код, який реалізує цей дешифратор мовою Verilog:

```

1 module decoder_segments (
2     input wire x4,
3     input wire x3,
4     input wire x2,
5     input wire x1,
6     output wire a,
7     output wire b,
8     output wire c,
9     output wire d,
10    output wire e,
11    output wire f,
12    output wire g
13 );
14
15 assign a = (x4 | ~x3 | ~x1) &
16            (x4 | ~x2) &
17            (~x4 | x3 | x2) &
18            (~x4 | x1) &
19            (x3 | x1) &
20            (~x3 | ~x2);
21
22 assign b = (x4 | x3) &
23            (x4 | x2 | x1) &
24            (x4 | ~x2 | ~x1) &
25            (~x4 | x2 | ~x1) &
26            (x3 | x1);
27
28 assign c = (x4 | ~x3) &
29            (x4 | ~x1) &
30            (~x4 | x3) &
31            (x3 | x2) &
32            (x2 | ~x1);
33
34 assign d = (x4 | x3 | x1) &
35            (~x4 | x2) &
36            (x3 | ~x2 | ~x1) &
37            (~x3 | x2 | ~x1) &
38            (~x3 | ~x2 | x1);
39
40 assign e = (~x4 | ~x3) &
41            (~x4 | ~x2) &
42            (x3 | x1) &
43            (~x2 | x1);
44
45 assign f = (x4 | ~x3 | x2) &
46            (~x4 | x3) &
47            (~x4 | ~x2) &

```

```

48         (~x3 | x1) &
49         (x2 | x1);
50
51 assign g = (~x4 & ~x3 & ~x2) |
52           (~x4 & x3 & x2 & x1) |
53           (x4 & x3 & ~x2 & ~x1);
54
55 endmodule

```

Та файл стимулів Stim.do:

```

1  vlib work
2  vlog main.v
3  vsim work.decoder_segments
4
5  add wave x4
6  add wave x3
7  add wave x2
8  add wave x1
9  add wave a
10 add wave b
11 add wave c
12 add wave d
13 add wave e
14 add wave f
15 add wave g
16
17 force x4 0 0ns, 1 80ns
18 force x3 0 0ns, 1 40ns, 0 80ns, 1 120ns
19 force x2 0 0ns, 1 20ns, 0 40ns, 1 60ns, 0 80ns, 1 100ns, 0 120ns, 1 140ns
20 force x1 0 0ns, 1 10ns, 0 20ns, 1 30ns, 0 40ns, 1 50ns, 0 60ns, 1 70ns, 0 80ns, 1 90ns, 0 100ns, 1 110ns, 0 120ns, 1 130ns, 0 140ns, 1 150ns
21
22
23 run 160ns

```

Симулюємо та будуємо часову діаграму:




Рис. 3: Часова діаграма семисегментного дешифратора

Усі значення вихідних сигналів сегментів збігаються зі значеннями в таблиці істинності, що свідчить про коректність синтезу дешифратора та можливість його подальшого використання.

Висновок

У ході виконання лабораторної роботи було розроблено дешифратор для семисегментного індикатора з активним рівнем логічного нуля. За заданим варіантом складено таблицю істинності для функцій керування сегментами a, b, c, d, e, f, g , після чого виконано їх мінімізацію за допомогою діаграм Вейча. Для функцій a, b, c, d, e, f обрано мінімізовану КНФ, а для функції g – мінімізовану ДНФ, оскільки ці форми дали компактніші логічні вирази.

На основі отриманих мінімізованих функцій дешифратор було описано мовою Verilog та перевірено за допомогою симуляції. Часова діаграма підтвердила, що вихідні сигнали відповідають таблиці істинності для всіх комбінацій входів x_4, x_3, x_2, x_1 . Отже, синтезована схема працює коректно і може бути використана для керування семисегментним індикатором.